3.3V <-> 5V

Mariusz Hajduk - 21-01-2007 01:45
3.3V <-> 5V
Witam ,

Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
na którym coś tam będę implementował. W otoczeniu układu FPGA jest
trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów np.:

http://www.analog.com/en/prod/0,,767...3304%2C00.html

Dzięki za wskazówki i pozdrawiam ,

MH

--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Pszemol - 21-01-2007 03:48

"Mariusz Hajduk" <logison@o2.pl> wrote in message news:2ed2.000000ce.45b2ad30@newsgate.onet.pl...
> Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
> na którym coś tam będę implementował. W otoczeniu układu FPGA jest
> trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
> a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów

Nie ma niestety uniwersalnej odpowiedzi na to pytanie... :-)

Jeśli logika jest rzeczywiście TTL to ma próg H na poziomie 2.5V
czyli stan wysoki jaki wystawi FPGA (3-3.5V) będzie adekwatny...
Problemem jest gdy logika nie jest TTL tylko CMOS i dla stanu H
wymaga np. coś w stylu minimum Vcc-1V, czyli 4V. Tak jest przeważnie
z dzisiejszymi układami zewnętrznymi, np. LCD... Trzeba sprawdzić
w dokumentacji wszystkich sterowanych urządzeń pod kątem minumum
progu zadziałania dla stanu H aby od 3V (zwykle jest to 3.0-3.1V na
wyjściu FPGA a nie pełne Vcc 3.3V) i upewnić się że jest odpowiedni
margines gwarantujący odporność na zakłócenia i jakieś szumy/przydźwięki.

Trzeba też sprawdzić w drugą stronę, czyli czy 5V (a nawet 5.25V)
wystawione przez układ peryferyjny na wejście FPGA jest dopuszczalnym
napięciem roboczym (nie "absolute maximum" tylko "dc characteristic")
dla wejścia cyfrowego konkretnego FPGA którego używasz...
To łatwo sprawdzisz w datasheet tegoż FPGA na witrynie www Xilinxa.

Mariusz Hajduk - 21-01-2007 10:45

> "Mariusz Hajduk" <logison@o2.pl> wrote in message
news:2ed2.000000ce.45b2ad30@newsgate.onet.pl...
> > Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
> > na którym coś tam będę implementował. W otoczeniu układu FPGA jest
> > trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
> > a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów
>
> Nie ma niestety uniwersalnej odpowiedzi na to pytanie... :-)
>
> Jeśli logika jest rzeczywiście TTL to ma próg H na poziomie 2.5V
> czyli stan wysoki jaki wystawi FPGA (3-3.5V) będzie adekwatny...
> Problemem jest gdy logika nie jest TTL tylko CMOS i dla stanu H
> wymaga np. coś w stylu minimum Vcc-1V, czyli 4V. Tak jest przeważnie
> z dzisiejszymi układami zewnętrznymi, np. LCD... Trzeba sprawdzić
> w dokumentacji wszystkich sterowanych urządzeń pod kątem minumum
> progu zadziałania dla stanu H aby od 3V (zwykle jest to 3.0-3.1V na
> wyjściu FPGA a nie pełne Vcc 3.3V) i upewnić się że jest odpowiedni
> margines gwarantujący odporność na zakłócenia i jakieś szumy/przydźwięki.
>
> Trzeba też sprawdzić w drugą stronę, czyli czy 5V (a nawet 5.25V)
> wystawione przez układ peryferyjny na wejście FPGA jest dopuszczalnym
> napięciem roboczym (nie "absolute maximum" tylko "dc characteristic")
> dla wejścia cyfrowego konkretnego FPGA którego używasz...
> To łatwo sprawdzisz w datasheet tegoż FPGA na witrynie www Xilinxa.
>

Dzięki za wyczerpującą odpowiedź.

Pozdr.,
MH

--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl

Greg\(G.Kasprowicz\) - 21-01-2007 14:45

>>
>> Nie ma niestety uniwersalnej odpowiedzi na to pytanie... :-)
>>
>> Jeśli logika jest rzeczywiście TTL to ma próg H na poziomie 2.5V
>> czyli stan wysoki jaki wystawi FPGA (3-3.5V) będzie adekwatny...
>> Problemem jest gdy logika nie jest TTL tylko CMOS i dla stanu H
>> wymaga np. coś w stylu minimum Vcc-1V, czyli 4V. Tak jest przeważnie
>> z dzisiejszymi układami zewnętrznymi, np. LCD... Trzeba sprawdzić
>> w dokumentacji wszystkich sterowanych urządzeń pod kątem minumum
>> progu zadziałania dla stanu H aby od 3V (zwykle jest to 3.0-3.1V na
>> wyjściu FPGA a nie pełne Vcc 3.3V) i upewnić się że jest odpowiedni
>> margines gwarantujący odporność na zakłócenia i jakieś szumy/przydźwięki.
>>
>> Trzeba też sprawdzić w drugą stronę, czyli czy 5V (a nawet 5.25V)
>> wystawione przez układ peryferyjny na wejście FPGA jest dopuszczalnym
>> napięciem roboczym (nie "absolute maximum" tylko "dc characteristic")
>> dla wejścia cyfrowego konkretnego FPGA którego używasz...
>> To łatwo sprawdzisz w datasheet tegoż FPGA na witrynie www Xilinxa.

w takich sytuacjach zazwyczaj daje rezystory na liniach, w szereg.
100Ohm wystarcza.
jak trzeba zeby dzialalo bardzo szybko, to na wejsciowych liniach FPGA
wlaczam tryb PCI, wtedy uaktywniane sa szybkie diody klampujace, zamiast
powolnych,zabezpieczjacych.

Adam Dybkowski - 21-01-2007 23:45

Mariusz Hajduk napisał(a):

> Mam następujący problem. Posiadam układ FPGA zasilany 3.3V (XILINX XCS30-XL)
> na którym coś tam będę implementował. W otoczeniu układu FPGA jest
> trochę logiki TTL (5V). Czy mogę bez obaw łączyć sygnały pomiędzy FPGA
> a TTL 'na sztywno' , czy raczej należy zastosować jakiś translator poziomów

Najbezpieczniej będzie zastosować bufor "5V tollerant" zasilany 3V3, z
rodziny LVC np. 74LVC244/245.

--
Adam Dybkowski
http://www.amwaw.edu.pl/~adybkows/

Uwaga: przed wysłaniem do mnie maila usuń cyfry z adresu.