Mieszanie lini adresowych i danych w SRAM?

Michał Kostrzewski - 23-08-2006 15:45
Mieszanie lini adresowych i danych w SRAM?
Witam
Czy nie ma nic na przeszkodzie w mieszaniu linii adresowych i kolejności
bitów w pamięciach typu SRAM.
Konkretnie chodzi mi o tą kostkę : K6X4008C1F-BF55 SMD.

Wyprowadzenie pinów jest nieźle pomieszane i na pewno łatwiej było by
poprowadzić ścieżki na płytce nie dbając o numery wejść adresowych.
Chodzi mi np. o to:

Mikrokontroler Pamięć

A8 A11
A9 A9
A10 A8
A11 A10
....

Podobnie z liniami danych.
Wydaje mi się, że nie powinno być najmniejszych problemów.

Druga sprawa. Chcę tą kość podłączyć pod ATMege w ten sposób, by nie
tracić KB przysłoniętych przez wewnętrzny SRAM i jednocześnie chce
wykorzystać sprzętowy dostęp do zewnętrzego SRAM.

W tym celu planuje zrobić tak:
-podzielić 512KB na 16 stron po 32KB
-konkretną stronę wybierać poprzez 4 piny portu F
-najstarsza linia adresowa A15 przez inverter NOT będzie podłączona do
~CS pamięci. Dzięki czemu wybierając adresy powyżej 32KB pamięć
automatycznie będzie wybierana.
-pozostałe piny AD0-A14 (z buforem) podłączę normalnie.

Czy to będzie działać?

Za sugestie z góry dziękuję

Andy - 23-08-2006 15:45

Użytkownik "Michał Kostrzewski" <braaak@wp.pl> napisał w wiadomości
news:echl3q$9f5$1@nemesis.news.tpi.pl...
> Witam
> Czy nie ma nic na przeszkodzie w mieszaniu linii adresowych i kolejności
> bitów w pamięciach typu SRAM.
>...

nie przeszkadza

--
Andrzej

zanotowane.pl

doc.pisz.pl

pdf.pisz.pl

konstruktor.keep.pl